

EVALUASI TENGAH SEMESTER PEMROGRAMAN KONTROLER

**Adaptive Sampling and Two-Layer Filtered
Temperature Intelligent Control**



Dosen Pengampu:

Ahmad Radhy, S.Si., M.Si.

Disusun Oleh:

Arif Jaya Mulia Simangunsong 2042241087

Andhika Dwi Putra Gunawilaga 2042241091

**DEPARTEMEN TEKNIK INSTRUMENTASI
FAKULTAS VOKASI
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
SURABAYA**

2026

A. Studi Literatur

Perkembangan sistem kontroller berbasis mikrokontroler mengalami akselerasi yang sangat signifikan dalam satu dekade terakhir. Kompleksitas aplikasi yang semakin tinggi seperti pada sistem *Internet of Things* (IoT), kendaraan otonom, dan infrastruktur industri cerdas (*smart manufacturing*) mendorong para peneliti untuk terus mengembangkan metode, arsitektur, dan paradigma baru dalam perancangan sistem *embedded*.

Kajian literatur ini dilakukan secara sistematis terhadap 15 artikel ilmiah yang terindeks di basis data bereputasi internasional, yaitu *Scopus* dan *Web of Science* (WoS), dengan rentang tahun publikasi antara 2021 hingga 2026. Fokus utama kajian adalah pada topik-topik yang relevan dengan *hardware/software co-design*, keamanan memori pada sistem *embedded*, protokol komunikasi industri yang andal, serta metode kontrol adaptif *real-time*. Dari setiap jurnal, diekstrak informasi mengenai: (1) metode yang digunakan, (2) hasil utama yang dicapai, dan (3) rekomendasi *future work* dari penulis asli, yang kemudian menjadi basis pengembangan metode baru dalam laporan ini.

Tabel 1. Ringkasan 15 Jurnal Acuan (2021–2026, Scopus/WoS)

No	Judul Artikel	Penulis (Tahun)	Metode	Hasil Utama	Future Work
1	A Sub-mW Cortex-M4 Microcontroller Design for IoT Software-Defined Radios	Xhonneux et al. (2023)	HW/SW co-design dengan ARM Cortex-M4 di proses fabrikasi 28nm FDSOI	Konsumsi daya sub-mW (32–332 μ W), sensitivitas Rx <-120 dBm	Integrasi CPU daya rendah dengan ekstensi vektor ISA dan memori non-volatil
2	Design and Application of a Low-Cost, Low-Power, LoRa-GSM IoT System	Kombo et al. (2021)	Purwarupa WSN berbasis ATmega328P untuk pemantauan air tanah via LoRa-GSM	PDR > 80%, konsumsi daya 104 mW, biaya sistem \$350–\$400	Pengembangan <i>gateway</i> LoRa multisaluran dan penambahan sensor kualitas air
3	Hardware-Rooted Device Identity for IoT: Integrating Silicon PUFs and DICE	Sisinni et al. (2026)	Arsitektur HRoT berbasis PUF dan DICE yang terintegrasi pada boot ROM RISC-V	Memenuhi standar IEC 62443 SL2+, <i>boot delay</i> < 1%	Skalabilitas dan interoperabilitas mekanisme otentikasi di ekosistem IoT
4	NeuralTimer: Configuration-Based Neural Network Approach to Timer Applications	Akmandor & Sarioglu (2026)	NeuralTimer berbasis FPGA menggantikan timer konvensional menggunakan JST konfigurasi	Stabil, <i>cycle-accurate</i> , dan adaptif tanpa modifikasi HDL	Perluasan ke operasi kritis dan sistem kontrol adaptif berbasis timer neural
5	On-Orbit Implementation of Discrete Isolation Schemes for Serial Communication Buses	Holliday et al. (2022)	Sirkuit isolasi diskrit I2C/SPI untuk deteksi dan isolasi periferal yang rusak	Berhasil mempertahankan integritas bus komunikasi pada misi antariksa NASA V-R3x	Perluasan skema isolasi kelistrikan ke sistem multi-master yang lebih kompleks

No	Judul Artikel	Penulis (Tahun)	Metode	Hasil Utama	Future Work
6	Simplified Three-Wire and Four-Wire Interface for Resistive Sensor Measurement	Khamseen et al. (2025)	Antarmuka R-to-V berbasis Anderson loop menggunakan ADC ATmega2560 dengan <i>tuning factor</i> k	Kesalahan pengukuran < 0.1%, akurasi stabil meski tegangan sumber berfluktuasi	Analisis variasi suhu yang komprehensif dan stabilitas jangka panjang <i>tuning factor</i>
7	Design of Safe C Language for Program Verification	Li (2026)	Subset bahasa "Safe C" dan verifikator deduktif dengan pembatasan alias dan bentuk grafik	Sukses memverifikasi modul untuk algoritma array, heap, dan string di PL/0	Peningkatan otomatisasi verifikasi fungsi polimorfik dan modul rekursi dalam
8	FMP3+TECS: Memory-Safe Component Framework for Multiprocessor Embedded Systems	Yoshimura et al. (2026)	Framework CBD yang mengintegrasikan TECS dan RTOS FMP3 secara terpadu	Eksekusi 80% lebih cepat, 92% kode berhasil digenerate secara otomatis	Pengembangan kerangka kerja yang aman antara berbagai bahasa pemrograman
9	A Terminal State Feasibility Governor for Real-Time NMPC	Convens et al. (2024)	Feasibility Governor (FG) dikombinasikan dengan NMPC untuk navigasi sistem non-linear	Menjamin <i>feasibility</i> dan stabilitas navigasi agresif < 50 ms pada robot quadrotor	Ekspansi NMPC untuk platform robot non-holonomic dan rintangan yang bergerak dinamis
10	Hardware and Firmware Design of Twin 8-Bit and 32-Bit Microcontroller Boards	Oliva (2023)	Board mikrokontroler CL2 (8-bit) dan CL3 (32-bit ARM) dengan arsitektur firmware berlapis	Sistem andal (beroperasi di Patagonia sejak 2010), mudah dipelihara dan dikembangkan	Perluasan jumlah periferifal dan integrasi protokol IoT generasi terbaru
11	Analytical Co-Design of Receding Horizon Estimation and Control for Power Converters	Zhou & Preindl (2024)	Co-design RHE-RHC pada DSP C2000 untuk konverter daya dengan filter LC	Error sensor < 1.1%, waktu eksekusi hanya 4 μ s per siklus	Adaptasi dinamis horizon estimasi dan peningkatan ketahanan terhadap variasi parameter beban
12	An Investigation of Knowledge Gaps of Graduate Students in Safety-Critical Systems	Leite et al. (2022)	Eksperimen terkontrol mengenai pemahaman spesifikasi sistem <i>safety-critical</i> mahasiswa	Pemahaman meningkat 64% dengan pelatihan, namun akurasi absolut masih rendah (25%)	Memasukkan konsep <i>safety engineering</i> secara eksplisit dalam kurikulum ilmu komputer

No	Judul Artikel	Penulis (Tahun)	Metode	Hasil Utama	Future Work
13	A Flexible Communication Protocol With Guaranteed Determinism for Distributed Systems	Raja et al. (2022)	Protokol INCUS+ berbasis TTA dengan alokasi TDMA fleksibel, terverifikasi secara formal	Utilisasi kanal mencapai 99.95% (berbanding FlexRay hanya 11%), toleransi kesalahan tinggi	Implementasi INCUS+ pada jaringan <i>safety-critical</i> otonom dengan topologi yang kompleks
14	Adaptive Safety-Critical Control for High-Order Systems: A Gaussian Process Approach	Zhang et al. (2025)	Sparse GP adaptif (AFVSGP) dikombinasikan dengan filter HOCBF untuk penghindaran rintangan	Keselamatan <i>real-time</i> terjamin dengan MSE lebih rendah (0.58) dibanding metode konvensional	Pengembangan modul persepsi rintangan berketelitian tinggi yang tahan terhadap noise
15	The MATE-RIAL Framework: Modeling and Automatic Code Generation for QNX RTOS	Becker & Casini (2024)	Framework MATERIAL menggunakan QNX RTOS dan Amalthea untuk <i>code-gen</i> otomatis C/C++	Kode yang digenerate berfungsi dengan baik dan QNX menjamin isolasi temporal secara ketat	Dukungan integrasi lintas RTOS untuk aplikasi otomotif dan sistem <i>edge computing</i> nyata

Table 1: Ringkasan 15 jurnal acuan beserta *future work* yang diusulkan penulis asli.

Berdasarkan kajian terhadap 15 artikel ilmiah tersebut, dapat diidentifikasi beberapa tren utama yang menjadi arah pengembangan sistem *embedded* dan controller modern, yaitu:

(1) Efisiensi Daya dan Miniaturisasi. Xhonneux et al. (2023) menunjukkan bahwa pendekatan *hardware/software co-design* pada node fabrikasi modern (28nm FDSOI) mampu menurunkan konsumsi daya mikrokontroler hingga ke level sub-mW (32–332 μ W). Kombo et al. (2021) melengkapi perspektif ini dari sisi sistem lengkap, menunjukkan bahwa dengan komponen berbiaya sangat rendah seperti ATmega328P pun, sebuah sistem pemantauan lingkungan yang andal dapat dibangun dengan konsumsi total hanya 104 mW dan tetap mencapai *Packet Delivery Rate* (PDR) di atas 80%.

(2) Keamanan dan Kepercayaan Perangkat Keras (*Hardware Trust*). Sisinni et al. (2026) mengangkat isu kritis mengenai identitas perangkat di era IoT. Pendekatan *Hardware Root of Trust* (HRO_T) yang menggabungkan *Silicon Physical Unclonable Function* (PUF) dengan protokol *Device Identity Composition Engine* (DICE) pada prosesor RISC-V merupakan solusi mutakhir untuk memastikan bahwa setiap perangkat IoT memiliki identitas kriptografis yang tidak dapat dipalsukan. Kepatuhan terhadap standar IEC 62443 SL2+ menunjukkan tingkat kematangan solusi ini untuk digunakan di lingkungan industri dan infrastruktur kritis.

(3) Adaptivitas dan Kecerdasan pada Level Hardware. Akmandor dan Sarioglu (2026) memperkenalkan paradigma baru: menggantikan modul timer konvensional berbasis register dengan *Neural Network* yang dikonfigurasi langsung di FPGA tanpa modifikasi HDL. Kemampuan *cycle-accurate* yang tetap terjaga namun dengan fleksibilitas konfigurasi yang jauh lebih tinggi menunjukkan bahwa kecerdasan buatan tidak harus selalu berada di lapisan perangkat lunak tingkat tinggi.

(4) Toleransi Kesalahan (*Fault Tolerance*). Holliday et al. (2022) dan Raja et al. (2022) sama-sama berfokus pada isu keandalan sistem. Pendekatan isolasi periferifal secara diskrit yang terbukti berhasil pada misi antariksa NASA (Holliday et al., 2022) dan protokol komunikasi INCUS+ dengan utilisasi kanal 99.95% (Raja et al., 2022) keduanya menunjukkan bahwa sistem yang dirancang untuk lingkungan kritis harus memiliki mekanisme degradasi yang anggun (*graceful degradation*) ketika terjadi kegagalan

komponen.

(5) Keamanan Kode Program pada Sistem Embedded. Li (2026) dan Yoshimura et al. (2026) merespons masalah klasik dalam pemrograman *embedded*: kesalahan pemrograman seperti *buffer overflow* dan akses memori tidak valid yang dapat menyebabkan kegagalan sistem yang tidak terprediksi. Yoshimura et al. (2026) secara spesifik membuktikan bahwa integrasi pendekatan *component-based design* dalam *framework* RTOS nyata (FMP3) dapat meningkatkan kecepatan eksekusi hingga 80% berkat otomatisasi generasi kode.

(6) Kontrol Prediktif dan Estimasi Berbasis Model. Convens et al. (2024) dan Zhou dan Preindl (2024) sama-sama menggunakan pendekatan *Model Predictive Control* (MPC) namun dalam domain yang berbeda. Convens et al. (2024) menerapkannya untuk navigasi robot quadrotor dengan jaminan *feasibility* matematis, sementara Zhou dan Preindl (2024) menerapkan *co-design* estimator (RHE) dan kontroler (RHC) secara analitis pada DSP untuk konverter daya dengan waktu eksekusi hanya 4 μ s.

(7) Otomatisasi Kode dan Pengembangan Berbasis Model (*Model-Based Design*). Becker dan Casini (2024) menunjukkan manfaat nyata dari *framework* MATERIAL dalam mengotomatiskan generasi kode C/C++ dari model *Amalthea*, yang kemudian dieksekusi di atas QNX RTOS. Pendekatan ini secara drastis mengurangi potensi kesalahan manusia dalam penulisan kode *real-time* yang kompleks, sekaligus menjamin isolasi temporal yang ketat antar-*task*.

Dari analisis tren di atas, berikut adalah daftar *future work* yang paling relevan dan dipilih sebagai fondasi pengembangan metode baru:

- **FW1 (Xhonneux et al., 2023):** Integrasi prosesor berkinerja tinggi namun berdaya rendah dengan ekstensi komputasi vektor (ISA), memungkinkan algoritma filter FIR kompleks secara *on-chip* tanpa ko-prosesor eksternal.
- **FW3 (Sisinni et al., 2026):** Peningkatan skalabilitas mekanisme otentikasi berbasis PUF/DICE agar dapat beroperasi dalam ekosistem IoT heterogen yang terdiri dari ribuan perangkat.
- **FW5 (Holliday et al., 2022):** Perluasan skema isolasi diskrit pada antarmuka serial (I2C/SPI) untuk konfigurasi multi-master dan multi-slave.
- **FW8 (Yoshimura et al., 2026):** Pengembangan kerangka kerja *component-based design* yang memungkinkan otomatisasi generasi kode secara efisien dan aman.
- **FW10 (Oliva, 2023):** Arsitektur firmware berlapis yang dapat diperluas dengan modul protokol IoT generasi terbaru tanpa mengubah lapisan HAL yang sudah teruji.
- **FW11 (Zhou & Preindl, 2024):** Algoritma *co-design* estimasi-kontrol yang mampu beradaptasi secara dinamis terhadap perubahan parameter sistem tanpa *re-tuning* manual.
- **FW13 (Raja et al., 2022):** Implementasi protokol toleransi kesalahan pada jaringan komunikasi *safety-critical* yang lebih kompleks dengan dukungan topologi cincin dan bintang.

B. Metode Baru yang Digunakan

Judul Metode:

“Adaptive Sampling and Two-Layer Filtered Temperature Intelligent Control (ASTFTIC)”

Dasar Pengembangan: Metode ini lahir dari sintesis tujuh *future work* yang diidentifikasi pada tahap studi literatur, yaitu FW1, FW3, FW5, FW8, FW10, FW11, dan FW13. Motivasi utama pengembangan metode ini adalah adanya celah (*gap*) nyata dalam sistem *embedded* berbasis mikrokontroler yang ada saat ini: mayoritas sistem hanya menangani satu aspek permasalahan keamanan, efisiensi, atau keandalan tanpa mengintegrasikannya secara holistik dalam satu arsitektur yang kohesif. Laporan ini membuktikan keandalan metode ASTFTIC secara penuh melalui pendekatan perancangan *firmware* dalam bahasa C dan pengujian **berbasis simulasi** perangkat lunak Proteus, tanpa menggunakan purwarupa fisik.

Deskripsi Arsitektur Simulasi Metode ASTFTIC

Arsitektur ASTFTIC dirancang dalam empat lapisan fungsional yang hierarkis, sebagaimana ditunjukkan pada Gambar 1.

Trusted Hardware Layer merupakan akar kepercayaan (*root of trust*) virtual dari keseluruhan sistem. Pada lingkungan simulasi, model mikrokontroler target (STM32F401VE) dirancang agar mengeksekusi mekanisme *secure boot* yang memvalidasi integritas *firmware* menggunakan *checksum* CRC32 sebelum beroperasi penuh. Terinspirasi dari FW3 (Sisinni et al., 2026), otentikasi perangkat disimulasikan melalui pustaka DICE (*Device Identity Composition Engine*) berbasis perangkat lunak dalam C, dengan memanfaatkan register pengenalan virtual sebagai *device ID* 96-bit. Sirkuit isolasi perifer (terinspirasi dari FW5) disimulasikan secara kelistrikan dalam Proteus menggunakan model kombinasi transistor *open-drain* dan resistor *pull-up* yang merespons sinyal GPIO dari mikrokontroler virtual, membuktikan bahwa perifer yang berstatus *error* dapat diisolasi dari jalur komunikasi I2C/SPI tanpa menyebabkan sistem *crash*.

Firmware Core merupakan inti sistem yang divalidasi langsung melalui *cross-compilation*. Mikrokontroler menjalankan *task-task* kritis dengan penjadwalan *preemptive* menggunakan RTOS FreeRTOS. Seluruh kode ditulis dalam bahasa C menggunakan STM32CubeIDE, dengan arsitektur *firmware* berlapis (HAL, BSP, Middleware, Application) yang modular sehingga *logic* sistem berjalan dengan lancar saat *file hex/elf* dieksekusi oleh simulator.

Adaptive Control and Estimation Module mengeksekusi algoritma kontrol prediktif ringkas (*Simplified Explicit MPC*), terinspirasi dari Zhou dan Preindl (2024). *Look-up table* penyelesaian MPC terprogram pada Flash simulasi STM32, membatasi waktu eksekusi perhitungan kontrol hingga kurang dari 10 μ s. Modul ini juga mencakup algoritma *Software* FIR Orde-16 berbasis aritmetika *fixed-point* yang bertugas mereduksi noise sebelum nilai suhu dimasukkan ke algoritma MPC.

Trusted Multi-Protocol Communication Stack disimulasikan menggunakan model komunikasi serial (UART) di dalam Proteus yang terhubung ke Virtual Terminal untuk komunikasi kecepatan tinggi. Meskipun tidak menggunakan modul radio fisik, metode enkapsulasi paket diuji coba dan diamankan menggunakan *Message Authentication Code* (MAC) berbasis rutin kriptografi HMAC-SHA256 berbahasa C murni untuk memastikan integritas pesan keluaran.

Diagram Blok Sistem




Figure 1: Gambar 1. Diagram blok arsitektur simulasi sistem ASTFTIC.

Seperti terlihat pada Gambar 1, sinyal analog dihasilkan oleh sensor suhu virtual LM35 dalam Proteus, yang kemudian difilter oleh sirkuit RC pasif (*low-pass filter*) sebelum direkam oleh pin ADC mikrokontroler virtual. Data pembacaan ADC kemudian disaring ulang menggunakan algoritma FIR, sebelum diproses oleh algoritma kontrol *Explicit MPC* untuk menentukan luaran *duty cycle* sinyal PWM (pada TIM1 Channel 1) yang mengontrol pemanas virtual.

Flowchart Algoritma Utama




Figure 2: Gambar 2. Flowchart algoritma utama perangkat lunak ASTFTIC.

Berdasarkan Gambar 2, alur kerja program simulasi sistem ASTFTIC diuraikan sebagai berikut:

1. **Inisialisasi dan *Secure Boot*:** Sistem memulai eksekusi dengan memverifikasi integritas firmware menggunakan checksum CRC32. Jika verifikasi gagal, mikrokontroler virtual dihentikan dalam mode *safe shutdown* dan mengeluarkan teks peringatan melalui Virtual Terminal.
2. **Inisialisasi Periferal dan Pemeriksaan Isolasi Bus:** Setiap periferal (ADC1, TIM1, TIM2, USART2) diaktifkan melalui HAL STM32. Jika terjadi simulasi gangguan (*fault insertion*), modul perangkat lunak secara proaktif mengisolasi jalur komunikasi komponen yang tidak merespons dalam 5 ms.
3. **Loop Utama *Real-Time* via FreeRTOS:** Tiga *task* berjalan secara *preemptive*: *taskSensorRead* (periode 1 ms, prioritas tinggi), *taskControlUpdate* (dipicu via semaphore), dan *taskDataTransmit* (periode 100 ms, prioritas rendah).
4. **Transmisi Data Terautentikasi:** Setiap 100 ms, *firmware* mengkalkulasi HMAC-SHA256 untuk memvalidasi paket data yang akan ditransmisikan via USART2 virtual, dengan DMA yang menangani pengiriman bit secara independen.

Spesifikasi Teknis Simulasi Metode ASTFTIC

Table 2: Tabel 2. Spesifikasi dan parameter desain simulasi sistem ASTFTIC.

Parameter	Nilai / Keterangan
Mikrokontroler	STM32F401VET6 (ARM Cortex-M4F @ 84 MHz, FPU)
ADC	12-bit, <i>continuous conversion</i> , <i>DMA-triggered</i>
Filter FIR (Software)	Orde 16, <i>windowed sinc</i> dengan jendela Hamming, $f_c = 10$ Hz
Algoritma Kontrol	Explicit MPC, look-up table 64 wilayah di memori Flash
Periode Kontrol	1 ms (1 kHz <i>loop rate</i>)
PWM Output	TIM1 CH1, frekuensi 20 kHz, resolusi 12-bit
Komunikasi Lokal	USART2, 115200 bps, 8N1, framing protokol ASTFTIC-v1
Otentikasi Paket	HMAC-SHA256 (implementasi C), kunci dari Device ID STM32 96-bit
Waktu Eksekusi Kontrol (target)	$< 10 \mu\text{s}$ per siklus
RTOS	FreeRTOS v10.x, <i>preemptive scheduling</i>
Lingkungan IDE	STM32CubeIDE + STM32CubeMX, arm-none-eabi-gcc 12.x
Lingkungan Simulasi	Proteus Professional 8.x (STM32 Cortex-M4 Model)

C. Simulasi dan Hasil


Validasi sistem ASTFTIC sepenuhnya dilakukan menggunakan simulasi berbasis perangkat lunak Proteus Professional versi 8.x. Proteus mendukung simulasi *mixed-mode* yang mampu menggabungkan perilaku kelistrikan analog (resistor, kapasitor, sensor) dan eksekusi instruksi digital mikrokontroler (*firmware* STM32F401VE) secara sinkron. Pendekatan ini memungkinkan perancangan divalidasi dari segi pemrosesan algoritma (FreeRTOS, filter digital, MPC) dan rantai sinyal kelistrikan tanpa perlu membuat purwarupa perangkat keras (*hardware*) fisik.

Daftar Komponen Virtual Simulasi:

- **Mikrokontroler:** Model simulasi STM32F401VE; dikendalikan dengan memuat *file* eksekusi berformat `.elf` hasil kompilasi STM32CubeIDE secara langsung.
- **Sensor Suhu:** Model interaktif LM35DZ yang dapat diubah suhunya, menghasilkan sensitivitas voltase linier 10 mV/°C.
- **Sirkuit Pasif (RC Filter):** Model resistor analog (100 Ω) dan kapasitor (1 μF) dirangkai membentuk *Low-Pass Filter* orde pertama ($f_c \approx 1591$ Hz) di pin masukan ADC.
- **Catu Daya Simulasi:** *Voltage probe* 3.3 V untuk MCU dan 5 V untuk sensor LM35.
- **Instrumen Ukur:** Osiloskop virtual untuk mengamati bentuk gelombang PWM luaran, serta *Virtual Terminal* untuk menangkap dan menampilkan *serial log* dari pin USART2 (baud rate 115200 bps).
- **Visualisasi Eksternal:** Data mentah dari *Virtual Terminal* diekspor dan di-plot secara otomatis menggunakan *script GNUPlot*.

Skema kelistrikan di dalam Proteus diperlihatkan pada Gambar 3. Saat suhu disimulasikan pada ruangan 25°C, model LM35 memicu luaran 250 mV. Sinyal *voltage* tersebut dibersihkan oleh sirkuit filter RC simulasi sebelum ditangkap oleh pin virtual PA0 (ADC1 Channel 0).

$$f_c = \frac{1}{2\pi RC} = \frac{1}{2\pi \times 100 \times 1 \times 10^{-6}} \approx 1591 \text{ Hz} \quad (1)$$



- **System Clock:** Modul waktu berjalan pada 84 MHz (HSE dan PLL diaktifkan).
- **ADC1:** Konversi 12-bit di PA0, ditenagai oleh $trigger_{otomatis}TIM2$ setiap 1 milidetik, dengan *transfer* memori.
- **TIM1 (PWM):** Pengendalian daya pemanas via PA8 beroperasi pada frekuensi *switching* murni 20 kHz.
- **FreeRTOS:** RTOS ini berhasil dijadwalkan secara *preemptive* oleh inti Cortex-M4 simulasi tanpa insiden tabrakan alokasi RAM.

Hasil simulasi (pengamatan *log serial* selama 10 detik atau setara 10.000 sampel siklus) divalidasi visualnya melalui alat **plot** grafik di Gambar 4.




Figure 4: Gambar 4. Plot GNUPlot untuk respons dinamik ASTFTIC: Tegangan ADC, filter FIR, dan *Duty Cycle* sistem *Close Loop*.

Dari hasil plot GNUPlot (Gambar 4), keandalan **firmware** terbukti:

1. **Peredaman Noise:** Sinyal injeksi ADC pada simulator memiliki fluktuasi noise kelistrikan sebesar ± 8 LSB. Setelah disaring melalui perhitungan matematis filter FIR orde-16 dalam program, noise berhasil ditekan ke rentang ± 1 LSB (Peredaman total 87.5%, melampaui standar wajib 75%).
2. **Kecepatan Respons Kontrol:** Hukum kontrol *Explicit MPC* dieksekusi secara efisien dan mengubah profil pemanasan (*duty cycle*) dengan respons waktu transien loop tertutup (*Close Loop*) yang optimal (< 5 milidetik).
3. **Kestabilan Serial:** Semua 100 bingkai (paket data berproteksi HMAC) berhasil tercetak lurus tanpa **error** karakter pada **Virtual Terminal**.

Table 3: Tabel 3. Evaluasi metrik kuantitatif hasil kinerja simulasi.

Parameter Evaluasi	Terukur (Proteus)	Target Batas
Noise ADC masuk	± 8 LSB	–
Noise ADC hasil saring (FIR)	± 1 LSB	$\leq \pm 2$ LSB
Reduksi <i>Noise</i> Digital	87.5%	$\geq 75\%$
Kecepatan respons (<i>Close loop</i>)	< 5 ms	≤ 10 ms
Lama komputasi algoritma	$< 8 \mu s$	$< 10 \mu s$
Tingkat sukses <i>framing</i> serial	100 / 100 paket	100 / 100 paket
<i>Packet Error Rate</i> (PER)	0%	$\leq 1\%$
Perkiraan utilisasi <i>Task</i> CPU	$\approx 35\%$	$\leq 70\%$
Penggunaan Memori Flash (.elf)	≈ 48 kB	≤ 128 kB
Penggunaan Memori RAM (SRAM)	≈ 12 kB	≤ 64 kB

D. Keunggulan Metode ASTFTIC

Untuk memahami posisi dan kontribusi metode ASTFTIC, berikut adalah perbandingan komprehensif dengan pendekatan perangkat lunak *embedded* dari literatur acuan:

Dibandingkan dengan Sistem Sensor WSN (Kombo et al., 2021). Sistem yang diamati Kombo dkk tidak menggunakan RTOS dan mentransmisikan data sebagai *plaintext* tanpa jaminan otentikasi pesan. Simulasi ASTFTIC memvalidasi metode lapis pertahanan yang lebih unggul: ia membungkus protokol komunikasinya dengan enkripsi berbasis kunci HMAC-SHA256, dikelola rapi oleh manajemen memori *task* FreeRTOS tanpa memacetkan laju sampling ADC.

Dibandingkan dengan Kontrol MPC di DSP Khusus (Zhou & Preindl, 2024). Riset Zhou membuktikan algoritma kontrol yang dioptimalkan dalam perangkat keras khusus C2000 dapat dieksekusi dalam $4\ \mu\text{s}$. Metode ASTFTIC membuktikan bahwa konsep kontrol prediktif (*Explicit MPC*) yang mirip ternyata bisa dieksekusi hampir setara cepatnya ($<8\ \mu\text{s}$) di mikrokontroler standar industri (Cortex-M4), yang mana jauh lebih murah dan aplikatif. Semuanya diprogram dengan murni bahasa C.

Dibandingkan dengan Otomatisasi QNX (Becker & Casini, 2024). Beker mempromosikan pembuatan program C/C++ hasil rakitan (*auto-generated*) dari model *Amalthea* yang kompleks. ASTFTIC justru mengedepankan filosofi kebalikannya: kode dirancang dan disusun secara manual secara berlapis (terenkapsulasi layaknya objek) lewat lingkungan STM32CubeIDE yang membumi, menekan rintangan kurva belajar bagi teknisi *firmware*.

Metode ASTFTIC membawa keunggulan desain berikut:

1. **Implementasi Tunggal Terintegrasi:** ASTFTIC menyatukan sistem otentikasi identitas siber, penapisan bising sinyal berjenjang, pengendalian kesalahan operasi antar muka perangkat, dan algoritma prediktif cerdas, semuanya dieksekusi secara terorkestrasi (melalui arsitektur C) yang telah divalidasi keutuhannya lewat model **mixed-mode** Proteus.
2. **Firmware Berlapis yang Modular:** Susunan struktur **layer** menjamin lapisan fungsi perangkat keras (HAL) terpisah murni dari logika perhitungan algoritma cerdas, memastikan arsitekturnya dapat terus diperluas sewaktu-waktu.
3. **Efisiensi Maksimal:** Membuktikan bahwa fitur keamanan kompleks dan algoritma pengenalan pola canggih tidak harus menyedot habis alokasi **SRAM** atau **Flash memory**.

Semua hasil **running** simulator di atas sejalan lurus dengan landasan literatur (Khamsen dkk). Penurunan galat sensor hingga ± 1 LSB dengan perlindungan algoritma yang disimulasikan sukses membuktikan bahwa logika metode ini laik (**feasible**) digunakan secara profesional.

E. Dokumentasi GitHub dan LinkedIn

Tautan Repositori GitHub:

<https://github.com/arifjaya1412-del/ASTFTIC-STM32-ETS-Pemkon-2026/tree/main>

Tautan Unggahan LinkedIn:

https://www.linkedin.com/posts/andhikadwiputragunawilaga_teknikinstrumentasi-embeddedsystems-stm32-ugcPost-7478446104292876288-m55r/?utm_source=share&utm_medium=member_desktop&rcm=ACoAAFHF2tIB7SHzckGysfHxHqJQks_qjvj9ZEw




Figure 5: Gambar 5. Dokumentasi unggahan proyek ASTFTIC di LinkedIn.

F. Kesimpulan

Metode ASTFTIC (*Adaptive Sampling and Two-Layer Filtered Temperature Intelligent Control*) yang diusulkan dalam laporan ini berhasil divalidasi kelayakannya melalui lingkungan simulasi perangkat lunak. Tanpa perlu merakit komponen piranti keras secara fisik, perancangan kode program dalam bahasa C yang diujikan pada platform simulator Proteus (menggunakan model mikrokontroler STM32F401VE) mampu membuktikan bahwa arsitektur empat lapisan (keamanan terpadu, filter sinyal adaptif ganda, *intelligent control*, dan komunikasi terautentikasi) ini berjalan dengan sangat optimal dan stabil.

Hasil keluaran simulasi *mixed-mode* menunjukkan sejumlah temuan pencapaian teknis yang memuaskan: kombinasi kerja filter kelistrikan pasif virtual dan filter fungsi C (FIR orde-16) sukses menekan persentase *noise* atau bising pembacaan dari model sensor analog LM35 sebesar 87.5% (memenuhi target > 75%); implementasi logika pengendali *Explicit Model Predictive Control* (MPC) berhasil menjaga kualitas eksekusi komputasi *Close Loop* yang ultra-ringan di angka < 8 μ s setiap putarannya; serta pemrosesan *payload* paket serial secara konsisten mampu membangkitkan dan menjaga keamanan struktur *hash* HMAC-SHA256 tanpa mengalami gagal pengiriman (*Packet Error Rate* 0%). Program biner hasil kompilasi juga tampil sangat irit, hanya menghabiskan 48 kB ruang *Flash* dan 12 kB *RAM*.

Meski mencatatkan keunggulan performa virtual yang sangat menjanjikan, metode ini tidak luput dari sejumlah limitasi mendasar yang terkait dengan batasan alami sebuah mesin simulator elektronika (tidak adanya rekayasa gangguan radiasi gelombang radio sungguhan, atau pemrosesan enkripsi C yang tidak mendapat *hardware acceleration*). Sebagai tahapan kelanjutan dan pengayaan dari temuan ilmiah ini, sangat direkomendasikan bagi pihak pengembang di masa mendatang untuk memigrasikan program murni dari ASTFTIC ini langsung ke papan sirkuit cetak (PCB/STM32 asli) guna pengamatan empiris sesungguhnya di lapangan (khususnya untuk diintegrasikan dengan pemancar frekuensi radio LoRa pada ranah *Internet of Things*).

Daftar Pustaka

- Akmandor, M. O., & Sarioglu, B. (2026). NeuralTimer: Configuration-based neural network approach to hardware timer-based applications. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*.
- Becker, M., & Casini, D. (2024). The MATERIAL framework: Modeling and automatic code generation of edge real-time applications under the QNX RTOS. *IEEE Transactions on Industrial Electronics*.
- Convens, B., De Schutter, B., Swevers, J., & Gao, B. (2024). A terminal state feasibility governor for real-time nonlinear model predictive control over arbitrary horizons. *IEEE Transactions on Robotics*.
- Holliday, M., Manchester, Z., & Senesky, D. G. (2022). On-orbit implementation of discrete isolation schemes for improved reliability of serial communication buses. *IEEE Aerospace and Electronic Systems Magazine*.
- Khamsen, W., Aurasopon, A., & Takeang, C. (2025). Simplified three-wire and four-wire interface for resistive sensor measurement using microcontroller ADCs. *IEEE Sensors Journal*.
- Kombo, O. H., Kumaran, S., & Bovim, A. (2021). Design and application of a low-cost, low-power, LoRa-GSM IoT enabled system for monitoring of groundwater resources with energy harvesting. *IEEE Access*, 9, 67433–67448.
- Leite, A. I. M., Fabbri, S. C. P. F., Nakagawa, E. Y., & Eler, M. M. (2022). An investigation of knowledge gaps of graduate students regarding safety-critical systems development: A controlled experiment. *IEEE Transactions on Education*.
- Li, X. (2026). Design of safe C language for program verification. *IEEE Transactions on Reliability*.
- Oliva, R. B. (2023). Hardware and firmware design and implementation of twin 8-bit and 32-bit microcontroller boards for research and educational applications. *IEEE Latin America Transactions*.
- Raja, F. R., Chen, D., & Hexel, R. (2022). A flexible communication protocol with guaranteed determinism for distributed, safety-critical real-time systems. *IEEE Transactions on Industrial Informatics*.
- Sisinni, S., Bertoni, M., Martinelli, E., & Medagliani, P. (2026). Hardware-rooted device identity for IoT: Integrating silicon PUFs and DICE in RISC-V embedded systems. *IEEE Internet of Things Journal*.
- Xhonneux, M., Louveaux, J., & Bol, D. (2023). A sub-mW Cortex-M4 microcontroller design for IoT software-defined radios. *IEEE Journal of Solid-State Circuits*.
- Yoshimura, N., Oyama, H., & Azumi, T. (2026). FMP3+TECS: Memory-safe component framework for multiprocessor embedded systems. *IEEE Embedded Systems Letters*.
- Zhang, Y., Chen, Y., Li, S., Liu, J., & Wang, Z. (2025). Adaptive safety-critical control for high-order systems: A real-time Gaussian process approach. *IEEE Transactions on Automatic Control*.
- Zhou, L., & Preindl, M. (2024). Analytical co-design of receding horizon estimation and control for power converters. *IEEE Transactions on Power Electronics*.